Descripción en VHDL de arquitecturas para implementar el algoritmo CORDIC
En el presente trabajo se estudia el algoritmo de cómputo numérico CORDIC y se describen algunas de sus variantes arquitecturales. Para comenzar se realizará una descripción a nivel funcional algorítmica con un alto nivel de abstracción del algoritmo en VHDL, utilizando aritmética en punto flotante...
Guardado en:
| Autor principal: | Schweers, Robert Joachim |
|---|---|
| Otros Autores: | Bria, Oscar N. |
| Formato: | Tesis Tesis de grado |
| Lenguaje: | Español |
| Publicado: |
2002
|
| Materias: | |
| Acceso en línea: | http://sedici.unlp.edu.ar/handle/10915/3835 |
| Aporte de: |
Ejemplares similares
-
A fast CORDIC co-processor architecture for digital signal processing applications
por: Giacomantone, Javier, et al.
Publicado: (2000) -
Descripción VHDL de un microcontrolador
por: Martínez Belot, Luis José Javier, et al.
Publicado: (2008) -
Mapping sobre arquitecturas heterogéneas
por: De Giusti, Laura Cristina
Publicado: (2008) -
Descripción VHDL de una arquitectura RISC
por: Martínez Belot, Luis José Javier, et al.
Publicado: (2007) -
Fundamentos de lógica digital con diseño VHDL /
por: Brown, Stephen
Publicado: (2006)