Estructuras de procesamiento neuromórfico de bajo consumo para sistemas de visión en internet de las cosas
Con la reciente popularidad y consecuente aumento en la cantidad de dispositivos electrónicos multimedia interconectados a través de internet, resulta necesario producir sistemas mas eficientes desde el punto de vista energético. Para ello, es fundamental el diseño de dispositivos de bajo consumo...
Guardado en:
| Autor principal: | |
|---|---|
| Otros Autores: | |
| Formato: | tesis doctoral |
| Lenguaje: | Español |
| Publicado: |
2019
|
| Materias: | |
| Acceso en línea: | http://repositoriodigital.uns.edu.ar/handle/123456789/4634 |
| Aporte de: |
| Sumario: | Con la reciente popularidad y consecuente aumento en la cantidad de dispositivos
electrónicos multimedia interconectados a través de internet, resulta necesario producir sistemas mas eficientes desde el punto de vista energético. Para ello, es fundamental
el diseño de dispositivos de bajo consumo con capacidad de procesamiento
local que permitan reducir la transferencia de datos a través de la nube. Es por eso
que en esta tesis se presenta el desarrollo de arquitecturas digitales energéticamente
eficientes para el procesamiento de imágenes.
Los diferentes sistemas se basan en la utilización de estructuras neuronales celulares
(CNN) donde el procesamiento es realizado de manera distribuída por un
arreglo de celdas idénticas. Cada celda evoluciona conforme a su propio estado y
al de sus celdas contiguas utilizando funciones de transferencia lineales a tramos
(PWL). Bajo este paradigma, se diseñan y fabrican dos circuitos integrados. El primero,
realizado en una tecnología CMOS de 180nm, contiene un arreglo de 56 x 56
celdas que procesa imágenes binarias. El segundo, fabricado en 55nm, utiliza un
vector de 64 celdas para procesar imágenes multibit alojadas en una memoria local.
Posteriormente se presenta un nuevo algoritmo de cómputo utilizando una subclase
de funciones lineales a tramos que exhiben cierto tiepo de simetría, lo cual permite
expandir el número de celdas de la vecindad y reducir la cantidad de parámetros
necesarios para el procesamiento. Se dise~nan y se fabrican dos nuevos procesadores
de arquitecturas homólogas a las anteriores, donde se utilizan vecindades extendidas
de 8 celdas, que implementan la nueva estructura de cálculo PWL simétrica. El
primero, que procesa imágenes binarias utilizando un arreglo de 48 x 48 celdas, fue
fabricado en una tecnología de 55nm; mientras que el segundo, de procesamiento
multibit, fue fabricado en una tecnología de 130nm.
Finalmente, se muestra el dise~no de tres procesadores de alta capacidad de
cómputo para el procesamiento no-lineal y lineal de datos, en el marco del desarrollo
de un sistema 2.5D muti-chip multi-procesador, fabricado en una tecnología
de 55nm, llevado a cabo conjuntamente con la Universidad de Johns Hopkins. |
|---|