Análisis y simulación de procesadores RISC-V en plataforma ISA abierta

Cualquier implementación SoC (System on Chip) que incluya algún procesador embebido debe pagar regalías (royalties) a través de la compra de la propiedad intelectual o de la licencia arquitectural. Es de gran importancia, para superar las brechas en el diseño e implementación, la idea de introducir...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autores principales: Argüello, Daniel Marcelo, Facchini, Higinio Alberto, Pérez, Santiago Cristóbal
Formato: Objeto de conferencia
Lenguaje:Español
Publicado: 2021
Materias:
Ciencias Informáticas
RISC
CISC
RISC V
ISA Abierto
Acceso en línea:http://sedici.unlp.edu.ar/handle/10915/120002
Aporte de:
SEDICI (UNLP) de Universidad Nacional de La Plata
id I19-R120-10915-120002
record_format dspace
institution Universidad Nacional de La Plata
institution_str I-19
repository_str R-120
collection SEDICI (UNLP)
language Español
topic Ciencias Informáticas
RISC
CISC
RISC V
ISA Abierto
spellingShingle Ciencias Informáticas
RISC
CISC
RISC V
ISA Abierto
Argüello, Daniel Marcelo
Facchini, Higinio Alberto
Pérez, Santiago Cristóbal
Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
topic_facet Ciencias Informáticas
RISC
CISC
RISC V
ISA Abierto
description Cualquier implementación SoC (System on Chip) que incluya algún procesador embebido debe pagar regalías (royalties) a través de la compra de la propiedad intelectual o de la licencia arquitectural. Es de gran importancia, para superar las brechas en el diseño e implementación, la idea de introducir una interfaz Software/Hardware abierta (ISA abierta) RISC V, que sea una realidad, no sometida a regalías. En 2010 nació una iniciativa en la Universidad de California en Berkeley para desarrollar el procesador RISC-V de ISA abierto y público que elimina la mayor parte de las restricciones impuestas por los ISAs propietarios. El objetivo del proyecto de investigación es centrarse en los Procesadores Docentes (ProcDoc-RV), en línea con los autores Paterson y Hennesy, y en los Procesadores sencillos (Micro-RV), orientados a aplicaciones embebidas, para actividades de investigación, análisis y simulación arquitectónica, a fin de determinar métricas cualitativas y cuantitativas de rendimiento de dichos Procesadores. Este documento se corresponde con el proyecto PID sobre RISC V, de la UTN Mendoza, en articulación con la Universidad de Zaragoza (España), que se espera fomente la difusión de la temática, y una mayor innovación en el desarrollo e implementación de productos electrónicos, se puedan compartir diseños y lograr accesibilidad a usuarios en general (y para aplicaciones específicas), solucionar problemas sin realizar grandes inversiones, y cualificar profesionales en el área. El personal principal relacionado a esta línea de investigación son docentes de la UTN Mendoza, y de la Universidad de Zaragoza, en las Cátedras afines a las Arquitecturas de Computadoras.
format Objeto de conferencia
Objeto de conferencia
author Argüello, Daniel Marcelo
Facchini, Higinio Alberto
Pérez, Santiago Cristóbal
author_facet Argüello, Daniel Marcelo
Facchini, Higinio Alberto
Pérez, Santiago Cristóbal
author_sort Argüello, Daniel Marcelo
title Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_short Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_full Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_fullStr Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_full_unstemmed Análisis y simulación de procesadores RISC-V en plataforma ISA abierta
title_sort análisis y simulación de procesadores risc-v en plataforma isa abierta
publishDate 2021
url http://sedici.unlp.edu.ar/handle/10915/120002
work_keys_str_mv AT arguellodanielmarcelo analisisysimulaciondeprocesadoresriscvenplataformaisaabierta
AT facchinihiginioalberto analisisysimulaciondeprocesadoresriscvenplataformaisaabierta
AT perezsantiagocristobal analisisysimulaciondeprocesadoresriscvenplataformaisaabierta
bdutipo_str Repositorios
_version_ 1764820449204633600

Ejemplares similares