Solución hardware al problema de las 8-Reinas

Las soluciones informáticas clásicas a problemas se basan en la programación sobre un procesador estándar. Esta metodología tiene muy buenos resultados en muchas aplicaciones, mas hay problemas que requieren una solución más adecuada. Generalmente el condicionante es el tiempo de respuesta del siste...

Descripción completa

Guardado en:
Detalles Bibliográficos
Autores principales: Acosta, Héctor N., Polich J-L Cela, Laura Pierina, Bioul, Maureen
Formato: Objeto de conferencia
Lenguaje:Español
Publicado: 2003
Materias:
Ciencias Informáticas
Hardware
Procesador a medida de la aplicación
sistema operativo
FPGA
Architectures
VHDL
diseño a medida
Acceso en línea:http://sedici.unlp.edu.ar/handle/10915/22785
Aporte de:
SEDICI (UNLP) de Universidad Nacional de La Plata
id I19-R120-10915-22785
record_format dspace
institution Universidad Nacional de La Plata
institution_str I-19
repository_str R-120
collection SEDICI (UNLP)
language Español
topic Ciencias Informáticas
Hardware
Procesador a medida de la aplicación
sistema operativo
FPGA
Architectures
VHDL
diseño a medida
spellingShingle Ciencias Informáticas
Hardware
Procesador a medida de la aplicación
sistema operativo
FPGA
Architectures
VHDL
diseño a medida
Acosta, Héctor N.
Polich J-L Cela, Laura Pierina
Bioul, Maureen
Solución hardware al problema de las 8-Reinas
topic_facet Ciencias Informáticas
Hardware
Procesador a medida de la aplicación
sistema operativo
FPGA
Architectures
VHDL
diseño a medida
description Las soluciones informáticas clásicas a problemas se basan en la programación sobre un procesador estándar. Esta metodología tiene muy buenos resultados en muchas aplicaciones, mas hay problemas que requieren una solución más adecuada. Generalmente el condicionante es el tiempo de respuesta del sistema. Este artículo presenta la solución hardware, para la implementación sobre una plataforma FPGA, de un problema clásico del software: la asignación de posiciones en un tablero de ajedrez a 8 Reinas sin que se amenacen. Se parte del algoritmo y la solución software, para migrar el diseño a hardware por medio de la descripción VHDL sintetizable. También se analizan los resultados de la materialización en las métricas área ocupada y velocidad de computo.
format Objeto de conferencia
Objeto de conferencia
author Acosta, Héctor N.
Polich J-L Cela, Laura Pierina
Bioul, Maureen
author_facet Acosta, Héctor N.
Polich J-L Cela, Laura Pierina
Bioul, Maureen
author_sort Acosta, Héctor N.
title Solución hardware al problema de las 8-Reinas
title_short Solución hardware al problema de las 8-Reinas
title_full Solución hardware al problema de las 8-Reinas
title_fullStr Solución hardware al problema de las 8-Reinas
title_full_unstemmed Solución hardware al problema de las 8-Reinas
title_sort solución hardware al problema de las 8-reinas
publishDate 2003
url http://sedici.unlp.edu.ar/handle/10915/22785
work_keys_str_mv AT acostahectorn solucionhardwarealproblemadelas8reinas
AT polichjlcelalaurapierina solucionhardwarealproblemadelas8reinas
AT bioulmaureen solucionhardwarealproblemadelas8reinas
bdutipo_str Repositorios
_version_ 1764820467701514241

Ejemplares similares